Вернуться   Форум - Источники Питания > Разное > Теория и Наука > Радиотехника и Электроника

Ответ
 
Опции темы Опции просмотра
  #1  
Старый 04.09.2011, 00:28
SARYMAN SARYMAN вне форума
Администратор
 
Регистрация: 26.06.2015
Сообщений: 45
По умолчанию Устройство на микропроцессоре Z-80

Целью данного курсового проекта является углубление знаний студентов по аппаратным принципам построения устройств микропроцессорной техники и приобретение практических навыков по разработке микропроцессорных систем и их программного обеспечения.

ИНДИВИДУАЛЬНОЕ ЗАДАНИЕ
Спроектировать микропроцессорное устройство, содержащее: МП Z-80, ОЗУ – 8 Кбайт (с адреса 0C000h), ПЗУ – 8 Кбайта, 2 восьмиразрядных порта ввода, 2 восьмиразрядных порта вывода. Дополнительные требования: наличие буферов шины данных, двенадцать клавиш управления, индикация – АЛС333.

Примечание: предусмотреть средствами адресного селектора наращивание объема ОЗУ, установить перемычки для изменения селектируемых адресов ОЗУ.

ВВЕДЕНИЕ

Массовый выпуск микропроцессорных наборов БИС и микроконтроллеров с широкими функциональными возможностями, их низкая стоимость, гибкость и точность цифровых методов обработки информации превратили микропроцессоры и микроконтроллеры в системные элементы, на основе которых создаются системы релейной защиты и автоматики энергосистем; системы диагностического контроля электрических аппаратов в условиях массового производства; системы управления различными приводами, преобразователями, системами. Уже практически невозможно найти бытовой прибор, который не имел бы встроенного микропроцессора: аудио-видео техника (плееры, магнитофоны, видеомагнитофоны, музыкальные центры, телевизоры), техника связи и т.п. Микропроцессорное управление расширяет функции приборов, упрощает их управление и настройку.

ОБЩИЕ СВЕДЕНИЯ О МИКРОПРОЦЕССОРЕ Z80

Микропроцессор Zilog Z80 (КР1858ВМ1) является самым совершенным 8-разрядным микропроцессором. Он лишен недостатков микропроцессора Intel 8080A (КР580ВМ80А), понимает все его команды и имеет свои. Но имеет отличную от него цоколевку, логику подключения. Z80 требует одного источника питания (+5В), встроенную логику тактирования (один внешний тактовый генератор), встроенную логику регенерации динамической памяти, немаскируемые и три режима маскируемых прерываний.
Структура регистров, способы адресации
Регистры общего назначения и флаги дублированы. Имеются два индексных регистра, возможна индексная адресация памяти. Возможно дополнение вектора прерывания до 2-х байтного (режим 2), т.е. поместить обработчик в любое место в памяти.
FLAG FLAG` слово состояния программы (флаги)
A A` основной аккумулятор
B C B` C` вспомогательные аккумуляторы
(счетчики данных)
D E D` E`
H L H` L`
SP указатель стека
PC счетчик адреса программы
IX индексный регистр "X"
IY индексный регистр "Y"
IV вектор прерываний
R счетчик регенерации памяти

Распиновка сигналов
Вывод
Описание Тип
A0-A15 Шина адреса Выход с 3-мя состояниями
D0-D7 Шина данных Вход-Выход с 3-мя состояниями
/M1 Индентефицирует машинный цикл загрузки кода команды (при этом активизируется /MREQ и /RD).
При подтверждении прерывания вместе с ним активизируется /IORQ, а /RD не активен. Выход
/MREQ Определяет цикл доступа к памяти, стробируется сигналом /RD или /WR. Выход с 3-мя состояниями
/IORQ Сопровождает операции обращения к портам, стробируется сигналом /RD или /WR, а адрес порта выдается на A0-A7. Активизируется вместе с /M1 при подтверждении прерывания. Выход с 3-мя состояниями
/RD Чтение данных из памяти или порта. Выход с 3-мя состояниями
/WR Запись данных в память или порт. Выход с 3-мя состояниями
/RFSH Регенерация динамической памяти, при этом активизируется и /MREQ, а адрес выдается на A0-A6. Процесс регенерации Z80 производит перебором 128 адресов, т.е. расчитан на организацию 16K-словами, в то время как микросхемы, имеющие объем 64K (565РУ5), требуют регенерации по 256 адресам. Выход с 3-мя состояниями
/HALT Сигнализирует об останове процессора. Выход
/WAIT Запрос состояния ожидания. Некоторые команды вставляют такты ожидания искусственно. Вход
/INT Запрос маскируемого прерывания. Вход
/NMI Запрос немаскируемого прерывания. Более высокий приоритет чем у захвата шины. Вход
/RESET Сброс и инициализация процессора имеет высший приоритет. Счетчик адреса программ (PC), регистры IX и IY сбрасываются в нуль. Запросы прерывания INT запрещаются. Все линии с 3-мя состояниями освобождаются. Вход
/BUSRQ Запрос на захват управления шинами адреса, данных и управления. Вход
/BUSAK Подтверждение захвата шин (A0-A15, D0-D7, /RD, /WR). После захвата шины процессор не может выполнять регенерацию динамической памяти. Выход
Такт Тактовая частота. Вход
Ucc Питание 5В.
GND Общий провод.

Тактирование и выполнение команд
Все машинные циклы Z80 состоят из 3-х или 4-х тактов. Некоторые команды всегда (автоматически) вставляют такты ожидания, например, подтверждение прерывания и обращение к портам. Такты ожидания вставляются между 2-м и 3-м тактами. Команды Z80 включают от одного до 6-ти машинных циклов.
Машинный цикл загрузки кода команды (М1)
Загрузка кода команды идентифицируется установкой выхода M1 в состояние низкого уровня в течение тактов T1 и T2. Шина данных свободна. Содержимое счетчика адреса команд выдается на шину адреса в начале цикла и остается стабильным в течение T1 и T2. Физически загрузка кода команды - это цикл чтения из памяти. Поэтому управляющие сигналы /MREQ и /RD переводятся в состояние низкого уровня, это происходит на середине T1, когда состояние адресной шины стабилизировалось и их падающие фронты могут быть использованы для выбора устройств памяти и стробирования выдачи ими данных. Процессор считывает данные с шины по переднему фронту такта T3. Такты T3 и T4 используются процессором для внутренних операций, а так же регенерации памяти. Как только заканчивается чтение памяти на A0-A6 выдается содержимое счетчика регистра регенерации, этот адрес остается на шине до окончиния T4. Поскольку регенерация является операцией доступа к памяти сигнал /MREQ переводится в состояние низкого уровня, однако вместо /RD он тактируется сигналом /RFSH. Таким образом схема управления памятью упреждается от попытки чтения в цикле регенерации.
Цикл чтения данных из памяти и цикл записи данных в память
Схема интерфейса памяти реагирует на цикл загрузки кода (M1) и на цикл чтения данных из памяти совершенно одинаково. Однако в этих циклах есть принципиальная разница. Она заключается в том, что данные читаются процессором с шины по по заднему (а не переднему) фронту тактовой частоты на такте T3 (т.е. в середине а не начале T3). Кроме того, обычный цикл чтения памяти состоит из 3-х (а не 4-х) тактов.

Разница между диаграммами чтения и записи очевидна: в цикле записи состояние низкого уровня принимает /WR, а не /RD. Он и используется в качестве строба записи.
Процессор проверяет состояние входа /WAIT по заднему фронту тактовой частоты на такте T2. Если он обнаруживает на этом входе низкий уровень, он немедленно переходит в состояние ожидания. Как только процессор обнаружит по очередному заднему фронту тактов высокое состояние на этом входе, он начнет такт T3 с ее следующего переднего фронта. Состояние входа /WAIT процессор проверяет только на такте T2 и на тактах ожидания. В состоянии ожидания процесс регенерации памяти приостанавливается.
Циклы ввода-вывода
Циклы ввода-вывода имеют, автоматически вставленный, такт ожидания. При этом если его не достаточно, то можно попросить подождать еще.
Важным отличием от циклов обращения к памяти является чтение данных процессором (и запись) по окончании T3, а не в его середине.
Ничто не препятствует обращениям к устройствам ввода-вывода в адресном пространстве памяти. Но придется учитывать быстроодействие устройств и вставлять (если нужно) такты ожидания.

Цикл захвата шины
Z80 по переднему фронту тактовой частоты на последнем такте каждого машинного цикла опрашивает вход /BUSRQ. Обнаружив на нем низкий уровень процессор со следующего такта освобождает шины адреса, данных, трехстабильные выходы и выдает подтверждение низким уровнем /BUSAK. Далее по каждому переднему фронту тактовой частоты продолжает проверяться состояние входа /BUSRQ. Как только на нем будет обнаружен высокий уровень процессор сменит уровень /BUSAK на высокий и со следующего такта начнет выполнять новый машинный цикл.

При использовании захватов шины следует учитывать, что процесс регенерации во время длительного захвата, захватившее шину устройство должно выполнять самостоятельно.
Маскируемые прерывания
Сигнал запроса прерывания INT опрешивается процессором на переднем фронте тактовой частоты в последнем такте каждого цикла выполнения команды (а не M1). Запрос прерывания будет игнорирован если: - прерывания запрещены программой; - сигнал /BUSRQ имеет низкий уровень (у нее выше приоритет). Если маскирующие условия не выполнены, процессор подтверждает прерывание, выставив низкий уровень на /M1 и /IORQ. Начинается машинный цикл подтверждения прерывания. Он имеет два автоматических такта ожидания, так что даже медленная логика будет иметь время, необходдимое для срабатывания. Если и этого времени недостаточно, то можно вставить дополнительные такты ожидания. Как только сигнал /IORQ принял низкий уровень (при низком /M1), внешняя схема должна поместить на шину данных вектор прерывания.

Вектор прерывания может иметь одну из трех форм, режим прерываний определяется программно.
В режиме 0 вектор прерывания воспринимается как однобайтный объектный код команды, которая должна быть выполнена после цикла подтверждения прерывания. Рестарт в этом режиме возможен на следующие 8 адресов.
HEX-код BIN-код
00h 00 000 000 bin
08h 00 001 000 bin
10h 00 010 000 bin
18h 00 011 000 bin
20h 00 100 000 bin
28h 00 101 000 bin
30h 00 110 000 bin
38h 00 111 000 bin
В режиме 1 вектор прерывания не нужен (если выставлен - игнорируется), а рестарт производится на адрес 0038h.
Для режима 2 необходимо построить таблицу 16-разрядных векторов адресов обработки прерываний, которые могут указывать на любое место в памяти. Эти 16-разрядные адреса определяют первую команду в подпрограммах обработки прерываний. Процессор объединяет содержимое регистра IV (старший байт) с вектором прерывания, лежащим на шине данных (младший байт), читает два байта с получившегося адреса и выполнит команду вызова подпрограммы (CALL) по адресу, взятому из таблицы векторов. Поскольку 16-битовые адреса могут лежать в памяти лишь в словах с четными адресами, младший бит вектора прерываний всегда заменяется процессором на "0". Таким образом в этом режиме возможен переход на одну из 128 подпрограмм обработки прерываний.
Немаскируемые прерывания
Немаскируемое прерывание имеет более высокий приоритет, чем маскируемое прерывание и захват шины. В остальном действия процессора аналогичны маскируемому прерыванию в режиме "1", но рестарт (RST) производится на адрес 0066h.
Команда останова
После выполнения команды останова процессор Z80 выполняет последовательность пустых (NOP) команд, пока не получит запрос на прерывание или сброс. Запросы как маскируемого, так и немаскируемого прерываний анализируются по переднему фронту тактовой частоты в такте T4 каждого машинного цикла команды NOP. В течение состояния останова процесс регенерации динамической памяти продолжает выполняться, поэтому такое состояние процессора может продолжаться сколь угодно долго без опасности потери данных.

Электрические характеристики
Все напряжения даны относительно GND.
Параметр Обозн. Ед.изм. Мин.знач. Макс.знач Условия измер.
Рабочее напряжение Ucc В 4.75 5.25 Ta=0-70OC
Входное напряжение Uil
Uih В -0.3
2 0.8
Ucc Ta=0-70OC
Напряжение тактового сигнала Uihc В Ucc-0,6* Ucc+0,6
Выходное напряжение Uol В - 0.4 Iol=1,8мА
Ta=0-70OC
Uoh 2,4 - Ioh=0,25мА
Ta=0-70OC
Ток потребления Icc мА - 150 Ucc=5В+5%
Ta=0-70OC
Входной ток утечки Ili мкА - 10 Uin=0-Ucc
Ток утечки трехстабильного выхода в плавающем состоянии Ilol мкА - 10 Uout=2,4В-Ucc
Ilo -10 Uout=0,4В
Ток утечки шины данных при вводе Ild мкА - 10 Ux=0-Ucc
Входная емкость тактового входа Cc пФ - 20 Ta=20OC
и Ft=1МГц
Емкость входа Ci пФ - 5
Емкость выхода Co пФ - 10
* - допускается оспользование открытого TTL-выхода с нагрузочным резистором не более 330 Ом, соединенным с Ucc

Динамические характеристики Z80
При Ucc=5±5%, Cl=50пФ и Ta=0-70OC.
Параметр Обозн. Мин.знач. Макс.знач
Период тактовых импульсов Tc 400 *
Длительность низкого уровня тактового сигнала Twl 180 2000
Длительность высокого уровня тактового сигнала Twh 180 **
Длительность переднего/заднего фронтов тактового сигнала Tr/Tf - 30
Установка сигнала /WAIT до H-L перехода такта Tb (WT) 70 -
Установка сигнала /RESET до L-H перехода такта Tb (RS) 90 -
Установка сигнала /INT до L-H перехода такта Tb (IT) 80 -
Установка сигнала /BUSRQ до L-H перехода такта Tb (BQ) 80 -
Установка данных до L-H перехода такта в цикле M1 Tbc (D) 50 -
Установка данных до H-L перехода такта в циклах M2-M5 Tbc (D) 60 -
Задержка сигналов на шинах Th 0 -
Ширина импульсов низкого уровня сигнала /NMI Tw (NMI) 80 -
* - Tc = Tw(CL) + Tw(CH) + Tr + Tr.
** - не имеет фиксированного значения, т.е. при высоком уровне тактового сигнала Z80 может находиться в устойчивом состоянии сколь угодно долго.
Времена задержек при Ucc=5±5%, Cl=50пФ и Ta=0-70OC.
Задержка Обозн. Макс.
знач (нс)
от H-L перехода такта до /M1=L
от H-L перехода такта до /M1=H Tdl (m1)
Tdm (m1) 130
130
от H-L перехода такта до /MREQ=H
от L-H перехода такта до /MREQ=H
от H-L перехода такта до /MREQ=L Tdhc (mr)
Tdhc (mr)
Tdlc (mr) 100
100
100
от L-H перехода такта до /IORQ=L
от H-L перехода такта до /IORQ=L
от L-H перехода такта до /IORQ=H
от H-L перехода такта до /IORQ=H Tdlc (jr)
Tdlc (jr)
Tdhc (jr)
Tdhc (jr) 90
110
100
110
от L-H перехода такта до /RD=L
от H-L перехода такта до /RD=L
от L-H перехода такта до /RD=H
от H-L перехода такта до /RD=H Tdlc (rd)
Tdlc (rd)
Tdhc (rd)
Tdhc (rd) 100
130
100
110
от L-H перехода такта до /WR=L
от H-L перехода такта до /WR=L
от L-H перехода такта до /WR=H Tdlc (wr)
Tdlc (wr)
Tdhc (wr) 80
90
100
от L-H перехода такта до /RFSH=L
от L-H перехода такта до /RFSH=H
Tdh (rf)
Tdl (rf) 150
180
от H-L перехода такта до /HALT=L Td (ht) 300
от L-H перехода такта до /BUSAK=L
от H-L перехода такта до /BUSAK=H Tdl (da)
Tdl (da) 120
100
вывода адреса Td (ad) 145
адреса до перехода к третьему состоянию T (ad) 110
вывода данных Td (d) 230
данных до перехода к третьему состоянию в цикле записи T (d) 90
сигналов /MREQ, /IORQ, /WR до перехода к третьему состоянию T (с) 100
Время задержки увеличивается на 10нс при возрастании емкости нагрузки на каждые 50пФ. Максимум 200пФ для шины данных и 100пФ для шин адреса и управления.

ВЫБОР АППАРАТНЫХ СРЕДСТВ

1. К155ИД7

При работе микросхемы в качестве де мультиплексор а 1-8 входы D0-D2 являются селектирующими и подача на них соответствующего кода позволяет сигналу проходить от информационного входа к выбранному выходу. Роль информационного входа играет CI, a C2 и СЗ являются стробирующими.




2. КР1533АП6
Восьмиканапьный двунаправленный формирователь с тремя состояниями на выходе

Таблица истинности

Режим работы определяется комбинацией сигналов на двух входах управления - Е и SED. При низком уровне напряжения на входе управления третим состоянием Е, направление передачи определяется логическим уровнем на входе SED, .а при высоком уровне уровне напряжения на входе Е выходы микросхемы переводятся в высокоимпедансное состояние.
Для обеспечения работы на относительно низкоомную или большую емкостную нагрузку выходы микросхемы умощнены по сравнению со стандартными. Для уменьшения времени переключения микросхемы в третье состояние и гарантированного запирания выходного транзистора во всем температурном диапазоне применена специальная цепь управления третим состоянием.


3. КР531АП4


Микросхема представляет собой два четырехразрядных магистральных передатчика без инверсии входной информации и тремя состояниями на выходе и применя¬ется в микропроцессорных системах, системах обработки данных с магистральной организацей обмена. Перевод выходов микросхемы в высокоимпедансное состояние обеспечивается подачей на входы управления напряжения низкого уровня для одного из двух четырехразрядных передатчиков и напряжения высокого уровня для другого.

4. КР1531ИР22


Микросхема представляет собой восьмиразрядный регистр с умощнёнными выходами для управления большой ёмкостной или низкоомной нагрузкой и может быть использована в качестве магистрального формирователя. Базовый элемент микросхемы - D-тригтер спроектирован по типу проходной защёлки, что позволяет при высоком уровне на входе стробирования С проходить входному сигналу на выход минуя триггер. При подаче отрицательного уровня напряжения на вход С включается обратная связь и регистр запоминает поданную на вход D информацию и переходит в режим хранения.

5. КР1564ИВ3
Шифратор приорететов 10-4.

Схема имеет девятьинформационных входов, так как состояние десятичного ноля не требует наличия входного сигнала. Ноль кодируется в том случае, когда все девять входов имеют высокий уровень. Активным для шифратора и на входе и на выходе является низкий уровень.



6. КР568РЕ2
Микросхема масочного ПЗУ

Емкость,бит 8кх8
Uпит,В 5;12
Pпот,мВт 600
Тип выхода ТТЛ-3
7. КР537РУ17
Микросхема статической ОЗУ
Емкость,бит 8K x 8
Время выборки, нС 200
Ток потр., мА выбор/хран 85 / 2.10 – 3
Выход 3 cост.
Режимы работы микросхем ОЗУ типа К537
CS CEO WR / RD A0, A1 и т. д. DO - D7 Режим работы
1 Х X Х Z – ОТКЛЮЧЕНЫ Хранение
0 X 0 Адрес Входные данные Запись
0 0 1 Адрес Выходные данные Считывание
0 1 1 Адрес Z – ОТКЛЮЧЕНЫ Хранение

8. КР1531ИР22


Микросхема представляет собой восьмиразрядный регистр с умощнёнными выходами для управления большой ёмкостной или низкоомной нагрузкой и может быть использована в качестве магистрального формирователя. Базовый элемент микросхемы - D-тригтер спроектирован по типу проходной защёлки, что позволяет при высоком уровне на входе стробирования С проходить входному сигналу на выход минуя триггер.

РАСЧЕТ АНАЛОГОВОЙ И ЦИФРОВОЙ ЧАСТЕЙ СХЕМЫ


Генератор тактовых импульсов
Для работы микропроцессора Z80 требуется одна последовательность тактовых импульсов. Такая последовательность может быть образована различными способами.

Частота колебаний, как видно, определяется кварцевым резонатором X1. Однако, чтобы эта схема работала, произведение R1C1 должно быть численно больше, чем период колебаний, чтобы обеспечивался необходимый фазовый сдвиг.

Устройство управления


Принцип работы: при нажатии любой клавиши срабатывает лишь одна – более приоритетная. При не нажатых клавишах на выходе буфера логические единицы.
Резисторы R2, R4, R6, R8, R9, R11-R17, R19 являются «подтягивающими» и служат для того, чтобы при сканировании клавиатуры биты D0-D7 считывались как «1». Номинал этих резисторов выбирается таким образом, чтобы они не перегружали ШД в то время, когда на линиях D0-D7 выставляется «0».
,
где - выходное напряжение «0» на выводе ШД процессора.
- входной ток при «0» на выводе (0,2 мА является стандартным для микросхем серии КР1533).
По справочнику выбираем сопротивления равными 27 кОм.

Расчет светодиодного индикатора

Светодиод типа АЛС333, имеющие характеристики: прямое падение напряжения 2 В при прямом токе 200 мА.
В качестве транзисторного ключа возьмем ГТ404Б, которй имеет следующие основные характеристики:
Максимальный ток коллектора 500 мА
Напряжение насыщения 0,2 В
Коэффициент усиления по току 95
Рассчитаем необходимое сопротивление резистора. Максимальный ток коллектора транзистора равен 200 мА, значит ток базы должен быть
Iб>200/500=0,4мА

ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ

0000 JMP 00FD; переход к началу работы программы
0003

00FD LXI H,C000; HE содержит адрес ОЗУ
0100 IN 2006; ввод данных с клавиатуры в А
0102 SUI E6; вычитание непосредственных данных из А
0104 J001 10B; условный переход при А=0
0107 MOV A,B; А--В
0108 JMP 100; безусловный переход
010B MOV B,A; В--А
010C SUI FD;
010E J111 117; условие вывода – отриц. зн.
0111 J001 121; порт ввода2
0114 JMP 12C; порт ввода1
0117 MOV B,A;
0118 SUI FC;
011A J001 137; порт вывода1
011D JMP 143; порт вывода2
0120 EI; разрешение маскируемого прерывания
0121 IN 2005;
0123 MOV (H),A; А—по адресу HL
0124 INR H; Н—Н+1
0125 JMP 121;
0128 DI; запрет маскируемых прерываний
0129 JMP 100;
012C EI;
012D IN 2004;
012F MOV (H),A;
0130 INR H;
0131 JMP 12D;
0133 DI;
0134 JMP 100;
0137 EI;
0138 MOV A,(H);
0139 OUT 2000; вывод данных из А в порт
013B DCR H;
013C JMP 138;
013F DI;
0140 JMP 100;
0143 EI;
0144 MOV A,(H);
0145 OUT 2001;
0147 DCR H;
0148 JMP 144;
014B DI;
014C JMP 100;

РАСЧЕТ ПОТРЕБЛЯЕМОЙ УСТРОЙСТВОМ МОЩНОСТИ

Расчет блока питания
Для расчета блока питания необходимо подсчитать потребляемую схемой мощность:
Компонент Потребляемая мощность, мВт
Z80 750
КР568РЕ2 600
КР1533АП6 275
КР1531ИР2 275*2
КР155ИД7 275
КР537РУ17 425
КР531ИР22 700*2
КР531АП4 900*3
КР1564ИВ3 0,04*2

Потребляемый всей схемой ток будет равен

Для питания применим трансформаторный блок питания с выпрямительным диодным мостом, емкостным фильтром и интегральным трехвыводным стабилизатором напряжения

Стабилизатор возьмем, например, MC7805С фирмы Motorola. Он имеет следующие основные характеристики:
Выходное напряжение 5 В
Максимальный выходной ток 1 А
Минимальный перепад между входным и выходным напряжениями 2 В
Максимальное входное напряжение 35 В
Точность поддержания выходного напряжения +4/-2%
Потребляемый ток 4 мА
В блоке питания применим типовую схему включения стабилизатора. В качестве входного конденсатора используем конденсатор фильтра. Конденсатор С2, подключенный параллельно выходу, улучшает переходные процессы и удерживает полное выходное сопротивление на низком уровне при высоких частотах, номинал этого конденсатора возьмем как в типовой схеме включения.
Расчет выпрямителя и фильтра.
Исходными данными для расчета маломощного выпрямителя и фильтра являются:
1) выпрямленное напряжение E0=8 В ( +перепад напряжения между входом и выходом стабилизатора);
2) выпрямленный ток Id=0,6322 А ( );
3) коэффициент пульсаций на выходе фильтра aп=0,1;
4) напряжение и частота сети Uc=220 В и fc=50 Гц;
1°. Выбор вентилей (диодов).
Находим величины, необходимые для выбора диодов:
,
для мостовой схемы
На основании проведенного расчета выбираем диоды КД205К, имеющие следующие параметры.
100 В
0,7 А
при =0,7 А 1 В
2°. Рассчитывается активное сопротивление обмоток трансформатора, приведенное ко вторичной обмотке:
,
где для мостовой схем выпрямления
- максимальная величина индукции в сердечнике трансформатора
S – число стержней, на которых расположены обмотки трансформатора
Значение индукции Bm берется из таблицы при условии, что габаритная мощность трансформатора приблизительно равна для мостовой схем выпрямления.
Pгаб, ВА 10 20 40 70 100 200 400
Bm, Tл 1,1…1,2 1,26…1,4 1,37…1,55 1,39…1,6 1,35…1,6 1,25…1,51 1,13…1,43
Pгаб, ВА 700 1000 2000 4000 7000 10000
Bm, Тл 1,05…1,35 1,0…1,3 0,9…1,2 0,8…1,1 0,72…1,02 0,68…0,97

3°. Вычисляется внутреннее сопротивление вентилей (одного плеча схемы): ,
где - прямое падение напряжения на диоде (справочная величина).
4°. Определяется активное сопротивление фазы схемы выпрямления:
.
5°. Находится индуктивность рассеяния LS обмоток трансформатора, приведенная ко вторичной обмотке: ,
где для мостовой схем выпрямления.

6°. Определяется соотношение между активным и реактивным сопротивлениями фазы выпрямителя:
,
откуда находится угол сдвига фаз .
7°. Рассчитывается вспомогательный коэффициент А0:
, где m = 2 – число фаз выпрямления.
9°. Находится Э.Д.С. вторичной обмотки трансформатора:
.
10°. Уточняется значение обратного напряжения диода:
,
11°. Вычисляется действующее значение тока вторичной обмотки:

12°. Находится действующее значение тока Ia, протекающего через диод:
.
13°. Рассчитывается емкость C0 фильтра: , где aп – коэффициент пульсаций на выходе фильтра ( , - амплитуда первой гармоники напряжения нагрузки).

По ряду Е6 берем емкость конденсатора равной 2200 мкФ.
14°. Находится коэффициент трансформации:
.
15°. Определяется действующее значение тока первичной обмотки трансформатора (без учета тока холостого хода):

16°. Вычисляется точное значение габаритной мощности трансформатора:
.
Используя значение мощности , из справочной литературы выбирается тип трансформатора.


ЛИТЕРАТУРА

1. Мочалов М.Ю., Малинин Г.В. Основы микропроцессорной техники: Учебное пособие. - Чебоксары: изд-во Чуваш. ун-та, 2004. - 104 с.
2. Костерин В.А. Микропроцессорные средства и системы: Учебное пособие. - Чебоксары: изд-во Чуваш. ун-та, 1992. - 114 с.
3. Костерин В.А., Никитин А.А. Однокристальные 8-разрядные микроконтроллеры серии К1816: Учебное пособие. - Чебоксары: изд-во Чуваш. ун-та, 1997. - 72 с.
4. Гришанов В.Г. Основы микропроцессорной техники: Учебное пособие. - Чебоксары: изд-во Чуваш. ун-та, 1990. - 68 с.
Вложения
Тип файла: rar Вариант №26 на Z80.rar (288.2 Кб, 112 просмотров)
Ответить с цитированием
Ответ

Опции темы
Опции просмотра

Ваши права в разделе
Вы не можете создавать новые темы
Вы не можете отвечать в темах
Вы не можете прикреплять вложения
Вы не можете редактировать свои сообщения

BB коды Вкл.
Смайлы Вкл.
[IMG] код Вкл.
HTML код Выкл.

Быстрый переход


Текущее время: 06:35. Часовой пояс GMT +4.